Borítókép a CMOS Low Power Analysis - hoz
Könyv címe:

CMOS Low Power Analysis

Scaling effect & Power Delay Analysis

LAP LAMBERT Academic Publishing (01.06.2011 )

Books loader

Omni badge Érvényes utalvány
ISBN-13:

978-3-8443-8277-8

ISBN-10:
3844382771
EAN:
9783844382778
Könyv nyelve:
angol
Ismertető:
In this thesis leakage reduction techniques like stack forcing, multiple threshold CMOS, variable threshold CMOS are explored, that mitigate leakage in circuits, operating in the active mode at various temperatures. Also, implications of technology scaling on the choice of techniques to mitigate total leakage are closely examined. The result is guidelines for designing low-leakage circuits in nanometer technology nodes. Logic gates in the 180nm, 130nm, 100nm and 70nm technology nodes are simulated and analyzed. Here delay analysis of various logic circuits are also examined.
Kiadó:
LAP LAMBERT Academic Publishing
Weboldal:
https://www.lap-publishing.com/
Szerezte:
Vijay Sharma
Oldalszám:
100
Kiadja:
01.06.2011
Raktárkészlet:
Raktáron
Kategória:
Műszaki tudományok, gyártás technológia
Ár:
78,40 S$
Kulcsszavak:
Low Power VLSI, delay, CMOS, Technology Scaling

Books loader

Hírlevél

Adyen::diners Adyen::jcb Adyen::discover Adyen::cup Adyen::unionpay Adyen::paypal Paypal CryptoWallet Banki átutalás

  0 termékek a bevásárlókosárban
Kosár szerkesztése
Loading frontend
LOADING